PSEUDO DMA TRANSFER DEVICE

Patent number:

JP4023157

Publication date:

1992-01-27

Inventor:

ABE TOMOHARU

Applicant:

FUJITSU LTD

Classification:

international:

G06F13/38

- european:

Application number:


JP19900126765 19900518

Priority number(s):

Abstract of JP4023157

PURPOSE:To attain the transfer of data in a small scale and at a low cost by providing an address decoding part and a command converting part in place of a general-purpose DMA controller (DMAC).

CONSTITUTION: When a processor 3 has a read access to a memory 1, an address decoding part 4 and a command conversion part 5 convert a memory read command into an I/O write command to be given to an input/output device 2. Thus the data are transferred to the device 2 from the memory 1. When the processor 3 has a write access to the memory 1, both parts 4 and 5 convert a memory write command into an I/O read command. Thus the data are transferred to the memory 1 from the device 2. In such a way, the transfer of data is carried out between the memory 1 and the device 2 with a single access given from the processor 3. Thus it is possible to perform a pseudo DMA transfer approximately equal to the DMA transfer by a processor in place of a DMAC serving as a general-purpose LSI.



Data supplied from the esp@cenet database - Worldwide

®日本国特許庁(JP)

⑩特許出願公開

◎ 公 開 特 許 公 報(A) 平4-23157

®Int. Cl. 5

識別配号

庁内整理番号

❸公開 平成4年(1992)1月27日

G 06 F 13/38

330 Z

7052-5B

審査請求 未請求 請求項の数 1 (全5頁)

②特 願 平2-126765

②出 願 平2(1990)5月18日

@発明者 安部 友晴

福岡県福岡市博多区博多駅前1丁目5番1号 富士通九州

デイジタル・テクノロジ株式会社内

勿出 顋 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

⑩代 理 人 弁理士 青 木 朗 外4名

明 柳 魯

1. 発明の名称

擬似DMA転送装置

- 2. 特許請求の範囲
 - 1. データを格納するメモリ(1)、

核メモリ(1)との間でデータの授受を行う人 、出力装置(2)、

抜メモリ(1)と入出力装置(2)との間のデータ転送を制御するプロセッサ(3)、

核プロセッサ (3) が出力する D M A 転送のためのアドレスを認識するアドレスデコード部 (4)、及び

核アドレスデコード部(4)がDMA転送のアドレスを認識したときに、核プロセッサ(3)が出力するDMA転送のためのメモリリード/ライト信号を、核入出力装置(2)の1/0ライト/リード信号に変換するコマンド変換部(5)を具備し、

核プロセッサ (3) からの 1 回のメモリリード /ライトアクセスで、核メモリ (1) と核入出力 装置(2)との間のデータ転送を行うことを特徴 とする、擬似DMA転送装置。

3. 発明の詳細な説明

(概要)

プロセッサにより一括制御される小型装置内における、高速データ転送を行う提似 DMA 転送装置に関し、

1 チャンネルの D M A 転送を実現するために汎用の D M A C を用いず、汎用の I C で D M A 転送を簡単に実現する擬似 D M A 転送装置を提供することを目的とし、

データを格納するメモリ、メモリとの間でデータの投受を行う入出力装置、メモリと入出力装置との間のデータ転送を制御するプロセッサ、プロセッサが出力するDMA転送のためのアドレスデコード部、及びアドレスデコード部がDMA転送のアドレスを認識したときに、プロセッサが出力するDMA転送のためのメモリリード/ライト信号を、入出力装置の1/0ライト/リード信号に変換するコマンド変換部を具備

し、プロセッサからの1回のメモリリード/ライトアクセスで、メモリと入出力装置との間のデーク転送を行うように構成する。

〔産業上の利用分野〕

本発明は、プロセッサにより一括制御される小型装置内における、高速データ転送を行う擬似 DMA転送装置に関する。

近年、LSIの高集積化、IC高密度実装技術の進歩により装置は小型化、低価格化が望まれており装置を構成する電子部品I個の大きさ、価格さえも、それを左右する要因のIつになっている。このため高集積のLSIの使用を検討合には高いのようである。高集積のLSIの使用は敬遠したいのが実情である。高集積のLSIの使用は敬遠したいのの実現手段としてよりにしている。本発明は、この汎用DMAにと同一の高速データ転送と同一の高速データ転送と同一の高速データ転送と同一の高速データ転送と同一の高速データ転送と同一の高速での表表

タ転送の実現手段として汎用しSIであるDMA Cを用いる事が常であり、そのDMACは、汎用 性を持たせるために2~4チャンネルの入出力装 置等の動作をサポートしている。しかし、装置が 小型で1個の入出力装置しかない場合は、1チャ ンネルのDMA転送しか必要としないが、この場

合でも、従来は、設計の容易さ等から汎用のDM

従来、マイクロプロセッサ(以下MPUと記載

する。)により一括制御される装置内の高速デー

(発明が解決しようとする課題)

ACを使用していた。

似DMA転送装置に関する。

〔従来の技術〕

従って、従来は1チャンネルのDMA転送を行うために、高価で実装寸法の大きい汎用のDMA Cを用いていたので、装置の小型化、低価格化を 損なう要因の一つになっていた。

本発明は、1チャンネルのDMA転送を実現す

るために汎用のDMACを用いず、汎用のICで DMA転送と実質的に同一のデーク転送を簡単に 実現する擬似DMA転送装置を提供することを目 的とする。

(課題を解決するための手段)

第1図は、本発明の原理説明図である。図中、1はデータを格納するメモリ1とはメモリ1とでは、3は初間のである。図であるとでであるメモリカ装置ととの間のデータを転送を制御のが出力を設置ととの間のデータを記述がファンスを認識がロセッサ、4はアンスを認識がロードンスを認識がロードンスを認識がロードンスを認識がロードンスを認識がロードンスを認識がロードンスを認識がロードンスを認識がロードンスを認識がロードンスを認識がロードンスを認識がロードンスを認識がロードンスを認識がある。である。である。の1回のよとの間のデータ転送が可能である。

(作用)

アドレスデコード部4がDMA転送のアドレス・ を認識しないとき、即ちDMA転送以外のデータ 妊送においては、通常通りプロセッサ3はメモリ 1及び入出力装置2を個別にアクセスする。アド レスデコード部4がDMA転送のアドレスを認識 したとき、即ちDMA転送時には、プロセッサ3 がメモリーをアクセスする際に発生するコマンド を入出力装置のアクセスコマンドに変換する。即 ち、メモリーから入出力装置2へのデータ転送は、 プロセッサ3がメモリ1をリードアクセスするこ とで、アドレスコード郎4、コマンド変換部5に よりメモリリードコマンドを入出力装置2に対す る1/0ライトコマンドに変換することで、又、 入出力装置2からメモリ1へのデータ転送は、プ ロセッサ 3 がメモリ 1 をライトアクセスすること で、アドレスデコード郎 4 、コマンド変換部5に よりメモリライトコマンドを1/0リードコマン ドに変換することで、プロセッサ3からの1回の アクセスでメモリ1と入出力装置2との間のデー

タ転送を(以下擬似DMA転送と呼ぶ)行うこと ができるようにする。

従って、汎用LSIであるDMACを用いずに、プロセッサによりDMA転送とほぼ同様の擬似DMA転送が実現できる。この擬似DMA転送を実現するアドレスデコード部4及びコマンド変換部はDMACに比べて寸法が小さく価格が安い汎用ICで実現できる。

(実施例)

第2図は、本発明の実施例による擬似DMA転送装置の構成を示すプロック図であり、マイクロプロセッサ(以下MPUと称する)により一括制御される小型装置を示している。第1図で示したものに対応するものは、同一の記号で示してある。本実施例では、プロセッサとしてMPUを用いている。コマンド変換部5は負論理NORゲート53及び54、及び負論理NORゲート55及び56により構成されている。MPU3からのアドレス信号は

レスパス 2 1 を介してメモリ 1 及びアドレスパス 2 1 を介してメモリ 1 及びア ドレスパス 2 2 にん力される。 M P U 3 とメモリ i 校 i イン は 接続さ C にんじじて、 i イン は 接続さ C にんじじて、 i イン は は でんじじて、 i イン に は でんじってい が まい リード コマンド 線 2 5 に は でんしい は でんじょ でんしい は でんじゅう に 接続 子 W T なる。 が i でんしいる。

第3図はMPU3から出力されるアドレスの空間を示すアドレスマップであり、第2図のアドレスデコード部4は、アドレスバス21からのアドレス信号が第3図のアドレスマップ上のどれを指定しているかに応じて、メモリチップセレクト信号MCS、入出力装置チップセレクト信号1/O

CS、またはDMACチップセレクト信号DMA CSを出力する。

メモリチップセレクト信号MCSとDMACチップセレクト信号DMACSはゲート51に入力され、入出力装置チップセレクト信号I/OCSとDMACチップセレクト信号DMACSはゲート52に入力される。ゲート51及びゲート52の出力はそれぞれメモリ1のチップセレクト端子CS及び入出力装置2のチップセレクト端子CSに接続されている。

メモリライトコマンド線25とDMACチップ セレクト信号DMACSとはゲート53に入力されている。メモリリードコマンド線26とDMA Cチップセレクト信号DMACSとはゲート54 に入力されている。

ゲート55には1/0リードコマンド線23とゲート53の出力とが入力され、ゲート56には1/0ライトコマンド24とゲート54の出力とが入力される。ゲート55及び56の出力はそれぞれ入出力装置2の1/0リード端子10RD及

び1/0 ライト端子 IOWTとに入力される。 第2図の装置の動作を以下に説明する。

通常、MPU3がメモリ1をリード/ライトアクセスする時は、メモリ1のアドレスを出力することによりアドレスデコード部4はメモリチップセレクト信号MCSを出力し、これがゲート51を通ってメモリ1のチップセレクト端子CSに入力されてメモリ1がイネーブルとなる。MPU3はメモリリード/ライトコマンドを線25または26に出力することにより、データバス22を介して、メモリ1とMPU3との間のデーク転送を行う。

又、MPU3が入出力装置2をリード/ライトアクセスする時は、入出力装置2のアドレスを出力することによりアドレスデコード部4は入出力装置チップセレクト信号 I/OCSを出力し、これがゲート52を通って入出力装置2のチップセレクト端子CSに入力されてメモリ1がイネーブルとなる。MPU3は1/Oリード/ライトコマンドを線23または24に出力し、これがゲート

55または56を通過して入出力装置2に入力されることにより、データバス22を介して、入出力装置2とMPU3との間のデータ転送を行う。

次に、本発明の実施例による擬似DMA転送の 動作について説明する。メモリ1から入出力装置 2ヘデータを転送する時、MPU3は、DMA転 送メモリのアドレス空間(第3図参照)のアドレ スを発生する。アドレスデコード回路4はこのア ドレスをデコードしてDMACチップセレクト信 号DMACSを発生し、この信号は負論理NOR ゲート51及び52を通過するので、メモリ1及 び入出力装置2に共にチップセレクト信号が出力 されて、イネーブルとなる。そして、MPU3か ら出力されるメモリリードコマンドは線26を介 してメモリ1のリード端子RDに入力され、メモ リ 1 にデータの出力を促す。このとき、ゲート5 4 にはDMACチップセレクト信号DMACSと メモリリードコマンドとが共に入力されているの で、その出力はローレベル(イネーブル)であり、 これがゲート56の一方の入力端に入力されてい

るのでメモリリードコマンドは1/0ライトコマンドとしてゲート56を通過して入出力装置2のライト端子10WTに入力され、入出力装置2にデータの入出力装置2を促す。こうして、メモリ1から入出力装置2へのデータの転送が1回のメモリリードアクセスで実現できる。

ト55を通過して I / O リードコマンドとして入出力装置 2 のリード端子 I O R D に入力され、入出力装置 2 にデータの出力を促す。そして、M P U 3 から出力されるメモリライトコマンドは線 2 5 を介してメモリ 1 のライト端子 W T に入力され、メモリ 1 にデータが書き込まれる。こうして、入出力装置 2 からメモリ 1 へのデータの転送も 1 回のメモリライトアクセスで実現できる。

(発明の効果)

以上説明したように、本発明によれば、汎用 DMACに代えて、小寸法かつ低価格のアドレスデコード部4とコマンド変換部5を設けたことにより、汎用 LSIのDMACを用いたDMA転送とほぼ同様のデータ転送を小型且つ安価に実現でき、小型装置の低価格化、高密度化に寄与するところが大きい。

4. 図面の簡単な説明

第1図は本発明の原理説明図、

第2図は本発明の実施例による擬似DMAデー

夕転送装置の構成を示すプロック図、

第3図は第2図のMPUから出力されるアドレス信号の空間を示すアドレスマップである。

図において、

1 はメモリ、

2 は入出力装置、

3 はプロセッサ、

4 はアドレスデコード部、

5はコマンド変換部である。

特許出願人

富 士 通 株 式 会 社 特許出顧代理人


弁理士 青 木 朗


弁理士 石 田 敬

弁理士 平 岩 賢 三

弁理士 山 口 昭 之

弁理士 西 山 雅 也





本発明の原理説明図 第 1 図

MPUのアドレスマップ 第 3 図

